réalisation d'un calculateur en VHDL 7677

Extrait / Introduction

réalisation d\'un calculateur en VHDL est un rapport de Sciences Electronique de Bac+3, proposé par yannimatrix

Extrait / Introduction :

Ce projet a pour but la conception d'un
bloc de calcul numérique mais il s'agit avant tout d'apprendre les bases de la description
VHDL.
Le suivant rapport n'a pas pour but une description exhaustive du fonctionnement de
VHDL. Il sera simplement décrit le plus précisément possible les choix faits pour les
architectures à l'intérieur du bloc de calcul, et la façon dont la description de ces
architectures a été faite.
De toutes les architectures possibles pour le plan de ce rapport, celle retenue n'est
certainement pas la plus optimisée au niveau de la surface de papier, ni certainement au
niveau du temps d'écriture (et de lecture, a fortiori…), mais elle nous semble la plus logique
Si nous profitons de cette introduction pour remercier B.HAJJI responsable du cours
VHDL a l ENSAO, qui nous a courageusement encadrés tout au long de ce projet, pour sa
disponibilité, sa patience et aussi ses compétences.

Plan

Plan :

Partie I : Description des différentes composantes du calculateur
I. UAL(unité arithmetique et logique)
1. Le sommateur
a) La component additionneur
b) Component demi-additionneur
2. Le OU logique
3. Le soustracteur
a) La component complément
4. Le ET logique
5. Le NOT A
6. Le OU exclusive
7. Le A NON OU B
8. Le A NON ET B
9. Le bloc comparateur
II. Le multiplexeur a l’entrée
III. Le bloque de contrôle :
IV. Le démultiplexeur
V. Le registre
VI. Multiplexeur de sortie
Partie II : Simulation de la différente partie du projet
I. Simulation
II. Bloc de description finale
Conclusion

Signaler un abus