Contribution à la Conception d’un Amplificateur à Faible Bruit 12196

Extrait / Introduction

Contribution à la Conception d’un Amplificateur à Faible Bruit est un mémoire de Sciences Electronique de Bac+5, proposé par aminemanini09

Extrait / Introduction :

Ce mémoire intitulé ‘’ contribution à la conception d’un amplificateur à faible bruit pour les applications WLAN 802.11‘’ s’est déroulé à la division microélectronique et nanotechnologie au sein du Centre de Développement des Techniques Avancés (CDTA). Il a permis dans un premier temps de mettre en avant les contraintes de conception induites par le marché de masse des objets sans fils qui sont le faible coût, la faible consommation, la haute performance et l’utilisation de la technologie CMOS. Ainsi, s’appuyant au préalable sur une étude théorique et analytique, nous avons effectué des travaux de conception et de simulation autour d’un amplificateur à faible bruit dédié aux chaines de réception radiofréquences. Par ailleurs, le choix de certaines architectures pour la conception de ce bloc a permis de valider son adéquation avec les spécifications requises par le standard WLAN 802.11

Plan

Plan :

SOMMAIRE 2
INTRODUCTION 8
1 CHAPITRE GENERALITES SUR LES BLOCS RADIOFREQUENCES 10
1.1 INTRODUCTION : 11
1.2 LES SYSTEMES RADIOFREQUENCES : 11
1.2.1 Architectures des Récepteurs : 12
1.2.2 Performances des Récepteurs : 14
1.3 BLOCS RF ET LEURS CARACTERISTIQUES ASSOCIEES : 16
1.3.1 Gain et adaptation d’impédance : 16
1.3.2 Facteur de bruit : 19
1.3.3 Linéarité : 20
1.4 L’IMPORTANCE DE L’AMPLIFICATEUR A FAIBLE BRUIT DANS UN RECEPTEUR : 22
1.5 CONCLUSION : 22
2 CHAPITRE TECHNOLOGIE CMOS EN RF 23
2.1 INTRODUCTION : 24
2.2 EVOLUTION DE LA TECHNOLOGIE CMOS : 24
2.3 MOSFET 25
2.3.1 Description Physique du MOSFET : 25
2.3.2 Mode de fonctionnement du MOSFET : 26
2.3.3 Réponse en fréquence du MOSFET : 27
2.3.4 Sources de bruit du MOSFET : 34
2.4 CAPACITES INTEGREES : 37
2.5 INDUCTANCES INTEGREES : 38
2.5.1 Calcul du facteur de qualité de l’inductance : 41
2.6 CONCLUSION : 42
3 CHAPITRE ARCHITECTURES ET METHODOLOGIES DE CONCEPTION DES LNAS 43
3.1 INTRODUCTION : 44
3.2 TOPOLOGIES DE L’AMPLIFICATEUR A FAIBLE BRUIT : 44
3.2.1 Amplification à terminaison résistive : 45
3.2.2 Amplificateur à contre-réaction résistive : 45
3.2.3 Amplificateur à terminaison en 1/gm : 46
3.2.4 Amplificateur à source de dégénérescence inductive : 48
3.3 METHODOLOGIE DE CONCEPTION D’UN LNA : 50
3.3.1 Adaptation en entrée : 50
3.3.2 Dimensionnement du transistor : 53
3.3.3 Adaptation en sortie 54
3.4 CONCLUSION 57
4 CHAPITRE CONCEPTION ET RESULTATS DE SIMULATION 58
4.1 INTRODUCTION 59
4.2 STANDARD WLAN : 59
4.3 CAHIER DE CHARGES : 61
4.4 TECHNOLOGIE CMOS UTILISEE : 62
4.5 PARTIE CONCEPTION ET SIMULATION : 62
4.5.1 Méthode analytique : 62
4.5.2 Méthode classique sous contrainte de la consommation de puissance : 67
4.5.3 Amplificateur à faible bruit Bi-Bande 2.4 GHz et 5.2 GHz : 77
4.5.4 Récapitulation des résultats : 84
4.6 CONCLUSION : 84
CONCLUSION 85
BIBLIOGRAPHIE 86
ANNEXE 1 89
ANNEXE 2 91

Signaler un abus